AXI总线——工作原理
AXI总线 一.AXI总线通道 (1)读地址通道,包含ARVALID, ARADDR, ARREADY信号;主机->从机 (2)写地址通道,包含AWVALID,AWADDR, AWREADY信号;主机->从机 (3)读数据通道,包含RVALID, RDATA, RREADY, RRESP信号;从机->主机 (4)写数据通道,包含WVALID, WDATA,WSTRB, WREADY信号;主机->从机 (5)写应答通道,包含BVALID, BRESP, BREADY信号;从机->主机 另外:还有两个global signal,ACLK,ARESETN信号,其中ACLK为AXI总线时钟信号,ARE
用户评论
推荐下载
-
AXI_UART.rar
本工程针对xc7z020clg400-2展开,工程建立在vivado 2018.3上,实验平台米联客MZ7XB-FUN。
14 2020-09-14 -
AXI4_specification
AXI4_specification,英文标准
72 2020-05-14 -
axi_lite.zip
AXI-lite总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
14 2020-05-14 -
axi_stream.zip
AXI-stream总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
21 2020-04-25 -
AXI CAN.rar
不需要绑定MAC地址,最高权限SourceIP,永久有效,Vivado2999之前版本都能使用。
67 2020-04-30 -
axi_dma.rar
本文件使用ZCU102开发板,基于vivado开发,使用axidma实现PL和Ps之间的通信。其中添加了FIFO,保证数据不丢失。
16 2020-05-17 -
AXI protocol翻译.pdf
axi4协议的中文版,帮助理解axi4协议,学习axi4协议,详细讲述了axi4的五个传输通道,握手机制,工作模式变化
13 2020-06-15 -
axi_lite.rar
AXI-LITE回环工程,可实现数据从PS端写入经过PL端的axi-lite回到PS端,再通过串口将相应的值打印出来。工程版本vivado 2018.2
4 2020-12-04 -
axi的官方datasheet
axi的官方datasheet,全英文的比外面那些机器翻译的比较好看一点
20 2019-09-20 -
axi2_160
最新版本的axis2 1.6.0 最新版本的wsdl2java命令
48 2019-01-20
暂无评论