1 前言 随着集成电路工艺技术的不断发展,集成电路的特征设计尺寸进入到深亚微米,芯片规模扩大到百万门级,从计算量、后端布局布线(placement&routing,P&R)工具、内存占用、运行时间、设计时序收敛性等方面考虑,扁平化的后端实现方式已变得难以承受,近年来,层次化的设计方式被广泛采用,以实现大规模芯片的后端工作。 随着芯片规模的扩大,设计复杂性的提高,设计周期成为广泛关注的问题。设计周期主要取决于4个方面 1.设计步骤 2.各个设计步骤需要重复的次数 3.各个设计步骤的执行时间 4.各