包含国内外一些基本设计实例,更好掌握verilog的代码和逻辑设计理解,进一步提高自己。