基于FPGA的学校打铃器(VHDL)

基于FPGA和VHDL的LED点阵汉字滚动显示设计

VHDL-based FPGA and Nios+II instance refinement.pdf

基于FPGA设计的60进制减法器VHDL语言

VGA driver and pattern display based on FPGA using VHDL

Generation of single-phase SPWM waveforms on FPGA based on VHDL language

用VHDL写的计数器的程序，已经测试可以运行。。希望对大家有好处

1)篮球比赛上下半场各20分钟，要求能随时暂停，启动后继续计时，一场比赛结束后应可清零重新开始比赛。(2)计时器由分、秒计数器完成，秒计数器为模60，分计数器应能计至40分钟。(3)“分”、“秒”

为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!

基于VHDL的数控分频器，可自主改变代码中的分频系数

用VHDL编写的SDRAM控制器，能实现SDRAM的读写控制及片选。