暂无评论
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描
32位有符号数Booth乘法器，用Verilog代码实现，只是初级的设计。
32位加法器lookahead算法verilog先实现4位，再实现4*8=32位
自己用WIN32汇编写的注射器含源码，有喜欢的可以研究下，有问题可以加本人QQ471838370水哥
用verilog编写的四位加法器，编程环境是xilinxise10.1
比较两个输入数字的大小，用verilog实现
4位比较器，使用verilog语言实现，使用方便。
c语言编写的51数字时钟程序，含protues仿真，用8位数码管显示，小时—分钟—秒之间一杠可以闪烁，调时间时相对应的位也会闪烁
本文介绍一种可定制化的SDRAM控制器，经过166MHz的高速数据传输测试和仿真验证。该IP核可以管理同步DRAM（SDRAM）芯片，并适用于不同类型的SDRAM。通过Verilog代码实现了高效控制
MbrFix64
暂无评论