在众多的TD-LTE组网技术中,跳频是其中的一种,其原理是同一用户采取不同的频率在不同的时刻进行数据传输,对TD-LTE综测仪来说,跳频的核心是能够进行频率快速跳变的本振频率合成器,本文通过分析锁相环的参数对频率切换时间的影响,提出了一种优化频率合成器跳频速度的措施,并应用于具有跳频速度要求的某TD-LTE综测仪的本振设计中,通过在具体项目实施中的实验测试,跳频速度达到16 μs,满足TD-LTE组网的设计要求。