采用VHDL实现SDRAM控制器状态机的设计

多状态机的协同设计

状态机的设计理论基础,设计指导。以Verilog 或VHDL为讲解语言。英文版。

基于状态机控制的4位微处理器设计 quartus

本文介绍应用美国ALTERA公司的MAX+Plus II平台,使用VHDL硬件描述语言实现的多路彩灯控制器。

为了方便地使用DRAM,降低系统成本,本文提出一种新颖的解决方案:利用80C186XL的时序特征,采用CPLD技术,并使用VHDL语言设计实现DRAM控制器。

可通过控制键对脉宽大小进行控制。自己编写,程序简单明了,容易看懂

有限状态机(FSM)是表示有限个状态及在这些状态之间的转移和动作等行为的数学模型,在计算机领域有着广泛的应用。通常FSM包含几个要素:状态的管理、状态的监控、状态的触发、状态触发后引发的动作。本文主要

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的

我想你找了很久了吧，呵呵，因为我抽到这个题目的时候我也在网上找了很久，经过自己的努力终于把实验报告写出来了，里面有VHDL的源程序，有设计思路和流程总之如果你只是想交作业，把你的名字填写上就可以了，欢

SDRAM一直是FPGA控制的一个难题。本文章描述了基于FPGA的SDRAM控制器的设计过程。