锁相频率合成器ADF4360 4及其在WLAN混频电路中的应用

锁相环phase locked loop是一种建立在相位负反馈基础之上的闭环控制系统,对相位噪声和杂散具有很好的抑制作用,因此在电视、仪器、通信等许多领域得到了广泛的应用。ADI公司生产的ADF4

介绍了利用PC机通过串口发送频率值给单片机,单片机控制数字锁相环LMX2306及压控振荡器MAX2606,实现高精度、易控制的频率合成器。

本文在DDS的工作原理的基础上,介绍基于FPGA实现DDS的设计方法。 通过设置参数可以灵活控制输出频率和分辨率,设计出具有精度高,选择参数控制输出信号,产生一个理想的波形。供读者学习设计参考。

vhdl语言设计直接数字频率合成器,内附有源代码

Analysis of spurious performance of PLL frequency synthesizer

描述了直接数字频率合成器(DDS)的原理和特点,并给出了用FPGA实现DDS的方法及仿真结果。

基于FPGA的数字频率合成器设计、电子技术,开发板制作交流

要满足苛刻的频率合成器要求,通常需要做到一定程度的设计灵活性。基本的锁相环(PLL)频率合成器能以低成本、高空间效率、低功耗封装提供合理的频谱纯度和频率捷变,因此它在射频(RF)系统位置发挥作用已经有

直接数字频率合成器的PSoC实现 摘要: 本文介绍了直接数字频率合成器的原理和特点, 然后提出了一种新的DDS 实现方案。 该方案以一种新型的数模混合 信号可编程片上系统为核心, 利用PSoC 中的可

摘 要:应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相