本实例用verilog hdl编写,能实现日前的显示,时钟的显示,跑表,功能强大,通过FPGA开发板测试并能正常工作。 文件包括全部工程文件。