演示ASIC IP性能与质量需要有FPGA中立的设计流程
设计新系统级芯片(SoC)产品的公司都面临成本和效率压力,以及实现更高投资回报的持续市场压力,从而导致了工程团队缩编、设计工具预算降低以及新产品上市时间规划缩短。这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权,而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战;同时,评估和展示这些内核的方法对购买者和开发人员同样重要。 事实上,市面上的IP核都具有多样化的功能和可选产品。并且,即便用户已经查阅了有关潜在供应商和产品的目录,但在IP质量上也仍然有很大的差别。将真正可靠且胜任的IP与有缺陷、未经过充分测试且缺乏真实性能的IP区分开来的诀窍,是
暂无评论