译码与译码器 译码与译码器 数字逻辑 数字逻辑 数字逻辑
卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可
这是一个EDA平台下，以VHDL语言设计的编码器译码器的实现，内附截图是一个完整的课程设计报告，实现仿真效果。。
介绍了基于常变量可编程状态机(KCPSM)的Turbo译码器的设计。在该设计中采用Xilinx公司的嵌入式处理器IP核作为主控单元,使译码器的译码参数可根据使用情况通过程序进行调整,并在对硬件结构分析
基于iBM算法的RS译码器设计与实现，吴春建，，本文给出了一种基于iBM算法的RS译码器设计方案。该电路结构简单、实用性强。该方案所使用的硬件资源少，而且还能获得较高的译码速�
个人关于turbo码译码过程的详细推导，以及turbo编码过程的简介。
高吞吐率LDPC码译码器实现,陈为刚,赵玉冰,采用现场可编程逻辑门阵列(FPGA)实现的低密度奇偶校验(LDPC)码译码器无法充分利用其块随机接入存储器(块RAM或Block RAM)。针对这�
Viterbi译码器回溯算法实现研究
摘要:根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵
DVB-S2中BCH码编译码器设计与仿真实现
用户评论