usb读写控制
测试程序功能是,配合CY68013 的slave fifo 接口时序,完成接收从主机下传的 60Kbyte (61440byte)数据,写入板上SRAM 里,然后从板上 SRAM 中读出,再上传至主机。整个传输过 程通过CY68013 的slave fifo 来交互
文件列表
31767678Verilog_CY7C68013-SLAVE-FIFO.rar
(预估有个76文件)
Verilog CY7C68013 SLAVE FIFO
使用说明请参看右侧注释====〉〉.txt
774B
同步FIFOIN测试通过
README.txt
557B
同步AUTOIN测试说明.pdf
456KB
同步自动输入CPLD
fifo_cntl.qpf
909B
fifo_cntl.fit.summary
371B
fifo_cntl.asm.rpt
7KB
db
暂无评论