南京大学数字电路实验课大项目,verilog实现