高速PCB设计传输线效应问题四点应对
在高速PCB设计过程中,由于存在传输线效应,会导致一些一些信号完整性的问题,如何应对呢?这里有四点分享给大家: 1. 严格控制关键网线的走线长度 如果设计中有高速跳变的边沿,就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。 解决这个问题有一些基本原则:如果采用CMOS或TTL电路进行设计,工作频率小于10MHz,布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片 的布线长度应为0.3英寸。如果超过这个标准,就存在传输线的问题。 2.
暂无评论