ipxact2systemverilog:将IPXACT XML转换为可综合的VHDL或SystemVerilog 源码
xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述,并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。 它仅考虑注册银行说明。 该软件不会生成OVM或UVM测试平台软件包。 在example / tb目录中,有一个有关如何使用生成的包的示例。 用法 pip install ipxact2systemverilog ipxact2systemverilog --srcFile FILE --destDir DIR ipxact2rst --srcFile
文件列表
ipxact2systemverilog-master.zip
(预估有个60文件)
ipxact2systemverilog-master
setup.py
1016B
.gitignore
368B
Makefile
3KB
.pep8
28B
bin
ipxact2vhdl
1KB
ipxact2md
1KB
ipxact2systemverilog
1KB
ipxact2rst
1KB
暂无评论