StopWatch_SoC:基于FPGA的SoPC设计用于计数和查看秒和百分之一秒 源码
秒表_SoC 20/10/2019 基于FPGA的SoPC的设计,用于计数和查看秒和百分之一秒。 SoPC的概念是基于FPGA的计算机和视觉化的第二部分及第二位的概念。 语言和工具:VHDL,嵌入式C,Quartus II,FPGA Altera DE1 Cyclone II 有关更多详细信息,请检查以下文件:SoC_stopwatch / stopwatch.html
文件列表
StopWatch_SoC:基于FPGA的SoPC设计,用于计数和查看秒和百分之一秒
(预估有个492文件)
stopwatch.(37).cnf.cdb
40KB
stopwatch.cmp.bpm
21KB
stopwatch.vpr.ammdb
6KB
stopwatch.bsf
10KB
stopwatch.rtlv_sg.cdb
679KB
stopwatch.map.bpm
21KB
stopwatch.map.ammdb
137B
stopwatch.cmp.cdb
661KB
stopwatch.(0).cnf.cdb
165KB
stopwatch.map.cdb
194KB
暂无评论