基于FPGA的高时间数字转换电路设计

摘要:本文介绍一种基于 FPGA高精度时间数字转换电路的设计方法,利用片内锁相环(PLL)和环形移位寄存器,采用不高的系统时钟便可得到很高的时间分辨率,且占用较少逻辑资源。可作为功能电路独立使用,也可作为 IP核方便地移植到其他片上系统(SOC)中。在 Altera公司的 Stratix和 Cyclone系列芯片上实现时,时间分辨率昀高可达 3.3ns。时序仿真和硬件测试表明该方法的可行性和准确性。 1.引言 时间数字转换电路 TDC (Time to Digital Converter)广泛应用于高能物理中粒子寿命检测、自动检测设备、激光探测、医疗图形扫描、相位测量、频率测量等研