使用Verilog设计一个冯诺依曼结构的CPU
使用Verilog设计一个冯诺依曼结构的CPU,实现以下4条指令: (1)addi: (rd)
文件列表
使用Verilog设计一个冯诺依曼结构的CPU
(预估有个131文件)
ALU.v.bak
164B
GR.v.bak
497B
Controller.v.bak
4KB
CPU.(0).cnf.cdb
5KB
CPU.map.bpm
2KB
CPU.(12).cnf.cdb
15KB
CPU.pre_map.cdb
81KB
CPU.rtlv_sg.cdb
86KB
CPU.(11).cnf.cdb
25KB
CPU.(2).cnf.cdb
79KB
暂无评论