RISC-V 32i CPU和汇编器 这是HKUST ELEC-5140高级计算机体系结构的课程项目材料之一,鼓励学生增强结构模型并改善其性能。 该项目正在运行,由维护。 任何讨论或建议,将不胜感激! 项目树 RV32i目录包含一个用verilog编写的RISC-V CPU的Vivado项目,该项目实现了5级单问题处理器,支持31条基本指令。 RISC-V_Assembler目录包含一个汇编程序,用于将RISC-V指令汇编转换为十六进制格式,可以在Vivado仿真过程中通过$readmemh轻松将其直接直接加载到指令存储器中。 测试目录包含以RV32i程序集编写的基准。 Vec_Mul是一个基本的编码示例。 组装手册 该汇编器支持什么: R型: add s1, t1, t2 # s1 = t1 + t2 I型: slti s1, t1, 3 # if t1 < 3: s1 = 1