基于数据流模型和硬件可重构技术,提出了一种面向图像处理应用的可重构的多模式众核处理器结构。处理 器采用了可扩展的层次化阵列结构,分布式共享存储和带硬件握手的近邻互连,可以分区并发实现多种并行模式, 并克服了传统处理器实现数据流计算的低效性。从结构设计之初,基于VC++开发了集成仿真平台用于对结构性能 和指令性能的仿真验证,并在FPGA 上实现了包含64 个PEs 的所提结构。仿真结果表明所提结构实现了超过GPU 的性能以及接近ASIC 的数据吞吐量。