暂无评论
用于锁相环仿真,输入相关参数,输出性能仿真结果,用于硬件开发中的时钟设计评估
用labview做的锁相环仿真,信源信道到接受都有了,性能不是太好,参数可以自己改
mc9sxs128的锁相环程序,锁定在32m
数字锁相环verilog HDL实现 功能是基本实现 ,欢迎大家使用改正。谢谢
Phase-locked loop matlab
singlephasevoltagePLL,simulinksimulationmodel
该文档是关于飞思卡尔芯片(S12XS128)中锁相环的具体介绍,包含锁相环的定义,如何设定等等,有助于学习者得学习。
非常详细的PLL资料,ADI资深工程师提供
文档详细介绍了锁相环技术,深入浅出分析了pll的工作原理,图文并茂,是难得的好资料
英文通信系统,与锁相环相关,数字化接收机
暂无评论