VerilogHDL_Coursedesign.rar
内包含,完整工程文件,testbench文件,以及实验报告,本次课程设计是基于Verilog HDL的直流电机调速电路设计,完成转速的粗调、细调、启动、停止以及转速、占空比、频率的显示功能,同时通过led灯显示目前电机工作状态。设计利用Verilog HDL语言自顶向下的设计理念,突出其作为硬件描述语言的良好可读性、可移植性以及易于理解等优点。
文件列表
VerilogHDL_Coursedesign.rar
(预估有个12文件)
VerilogHDL_Coursedesign
课程设计报告.docx
2.37MB
流程图.png
10KB
verilog源码和tb源码
key5.v
858B
db
motor.ipinfo
163B
motor.sld_design_entry.sci
277B
motor.db_info
140B
motor_tb.v
2KB
暂无评论