构建一个简单的处理器 使用Verilog HDL设计了一个简单的8位单周期处理器,其中包括ALU,寄存器文件和控制逻辑。 编译: iverilog -o cpu.vvp cpu_tb.v 运行: vvp cpu.vvp 使用gtkwave工具打开: gtkwave cpu_wavedata.vcd