暂无评论
用verilog编写的一个数字时钟例程,可以实现24小时计数,还有闹钟报警、校时、校分等功能,程序简单易懂,亲测可行
一个用WindowsAPI开发的数字时钟,效果非常好
数字时钟设计,是VHDL语言写的,绝对和运行》这是我的上机考试做的
数字时钟是一款jquerycss3实现的数字时钟特效。
数字时钟verilog
压缩包中的文件可以直接打开进行运行,时钟包括年月日,时钟可以自己动,也可以自己调时间,也可以暂停,没有分闰年平年。
11种flash时钟源码(as2.0),带模拟时钟和数字时钟
一个简易数字时钟,由两个六十进制和一个二十四进制组成
基于vhdl程序设计,eda技术,数字时钟,电脑、试验箱仿真仿真
简单的数字时钟图形程序
暂无评论