实现一个简易数字信号发生器,更全面地掌握FPGA的开发设计流程,加深对VHDL语言的理解和运用.