Verilog编写的简易计算机系统,在Quartus2软件中编译实现,包含完整工程代码和仿真波形图,没有绑定引脚,西南交通大学计算机组成原理实验课程设计。