FPGA基础时钟DE2 下载 断弦c 7 0 ZIP 2021-04-20 23:04:58 本设计采用DE2开发板,用Verilog实现了基础时钟功能,可以设置起始时间。显示在数码管上。 立即下载 微信扫一扫:分享 微信里点“发现”,扫一下 二维码便可将本文分享至朋友圈。