针对信道化滤波器要求运算速度快、消耗资源多、难以实时处理的突出问题, 从多相滤波器, 信道化滤波器 的结构、原理和运算效率分析出发, 推导了一种基于多相带通结构的信道化滤波器算法模型。这种算法将现有多 相结构信道化滤波器模型中的低通设计改为带通设计, 实现了复数乘法运算全部集中在带通滤波环节当中, 并 采用协调分级DFT 算法的实现方案, 大幅度节省了硬件资源, 提高了运算效率, 实现了信道化滤波器在通用 FPGA 和DSP 芯片中的实时处理, 硬件仿真结果验证了算法模型的正确性和有效性。