正弦信号发生器一、设计原理和方法 正弦信号发生器的结构由3部分组成,如图2-1所示。6位计数器或地址发生器、数据ROM和D/A0832。性能良好的正弦信号发生器的设计要求此3部分具有高速性能,且数据ROM在高速条件下,占用最少的逻辑资源,设计流程最便捷,波形数据获得最方便。顶层文件SINGT.VHD在FPGA中实现,包含2个部分:ROM的地址信号发生器和存储正弦数据的ROM。ROM由LPM_ROM模块构成,设计简便并且可以达到最优。地址发生器的时钟CLK的输入频率f。与每周期的波形数据点数(在此选择64点),以及D/A输出的频率f的关系是:f=fo/64。 二、设计任务及要求 1.