wyre:编译为Verilog的硬件定义语言 源码
怀尔 一种符合人体工程学的硬件定义语言,可编译为Verilog。 特征 强类型 类型推断 内联模块实例化 订单独立声明 简约语法 换行符作为语句分隔符 类型前的名称和紧凑型符号 C样式{块语法} 紧凑位文字 match表达式 大数据文字(数据块) 内置的数据转换功能(例如,切片,模糊) 结构 列准确的编译错误报告 例子 Wyre是什么样的?这是一个基本的示例设计,带有2个模块,一个时钟输入,一个按钮和3个LED。 top(clk $1, button $1) { out reg leds $3 posedge clk { if button { leds <= '111 } else { leds <= inc(a: leds).o } } } inc(a $3) { out o := a + 1 } 背景 前一段时间,我得到了莱迪思的iCE40 FPGA
文件列表
wyre-master.zip
(预估有个35文件)
wyre-master
lib
ice40_bb.w
2KB
ice40_hl_bb.w
12KB
examples
output
features.v
3KB
leds.v
382B
vga_test_pattern.v
1KB
features.w
4KB
暂无评论