足够全的Altera FPGA 封装库无偿奉上 电路方案

FPGA altera GPIO input experiment

alteraFPGA上电过程，nconfignstatus等信号复位顺序

最新的Altera中文选型指南包括FPGA和CPLD各型号及其资源数适用场合

官方教程The Phase-Locked Loop (PLL) is a closed-loop frequency-control system that compares the phase di

进行Altera FPGA开发入门,一个适合新手的demo

Altera_FPGA命名规则

AlteraFPGA体系结构，选型策略，分析仪使用和基于CPLD的FPGA配置方法

AlteraFPGA失效率计算

《AlteraFPGA、CPLD设计》，来自光盘，内容很详细，看资料的大小就知道了，绝对物超所值，内部资料，现与大家分享，希望对大家会有所帮助！

Altera公司SoC FPGA简介