本文是基于CRC-32串行电路基础上改进的CRC-32并行实现,采取32bit并行输入的verilog实现