暂无评论
频率计设计基于multisim
简易数字频率计
数字频率计eda课程设计用比较有用欢迎下载verilog代码
数字频率计的VHDL设计，用VHDL语言实现了数字频率计功能
装载到实验箱上，能检测到10hz-9mhz的频率，能通过5位数码管显示。
基于FPGA的VHDL数字频率计 测试范围1hz- 1M 经典的测量范围
一种多功能测量仪器,可测试频率,相位,周期,电压等电量
简易数字频率计的设计与分析，数字频率计是测频率计的有效工具。
设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示
能够实现，管教配置另外上传。
暂无评论