基于FPGA的面积有效FFT实现技术研究
针对高速实时信号处理的要求,研究了一种基于现场可编程逻辑门阵列(FPGA)的流水线结构的高速FFT实现方案。该方案采用了基22频率抽取算法,与基4算法具有相同的乘法复杂度,但保留了基2算法的简单蝶形结构,可以节约资源和提高工作频率。重点分析了蝶形运算、旋转因子优化存储、以及倒序等模块。在Xilinx xc5vsx35t上用硬件描述语言Verilog实现了该FFT处理模块。结果表明,该模块最高工作频率达到320 MHz,且具有较高的面积效率。
针对高速实时信号处理的要求,研究了一种基于现场可编程逻辑门阵列(FPGA)的流水线结构的高速FFT实现方案。该方案采用了基22频率抽取算法,与基4算法具有相同的乘法复杂度,但保留了基2算法的简单蝶形结构,可以节约资源和提高工作频率。重点分析了蝶形运算、旋转因子优化存储、以及倒序等模块。在Xilinx xc5vsx35t上用硬件描述语言Verilog实现了该FFT处理模块。结果表明,该模块最高工作频率达到320 MHz,且具有较高的面积效率。