暂无评论
大量verilog代码，各个常用模块实现，从基础到进阶，适合学习verilog
TheUART(UniversalAsynchronousReceiver/Transmitter)coreprovidesserialcommunicationcapabilities,whicha
基于verilog的串口代码，包括波特率发生器，发送，接收等模块
verilog 硬件描述语言的一些实例代码，包括简单到复杂实例的一些逻辑电路代码，对于初学FPGA的用verilog编程的工程师很有用的。里面有个人的学习注释，希望可以帮助诸位。
OFDM系统，用Verilog语言实现的代码
VERILOG HDL iic读写源代码，测试通过。
基于一段式状态机的代码，通信正常，可以实现16位读与8位写
是google出的我看了一点觉得讲得挺详细的可以收藏
Altera官方的SDRAM模块源代码，可以直接用，包括仿真文件
主要是关于处理交通流参数的MATLAB代码，对于其他专业学生也有借鉴，设计eval循环、结构变量的灵活处理等，里面有数据例子，一些思想值得借鉴
暂无评论