基于DP标准发射端扩频时钟发生器电路设计
引言 DP(DisplayPort)接口标准旨在寻求代替计算机的数字视频接口DVI、LCD显示器的低压差分信号LVDS(Low Voltage Differential Signal),作为设备间和设备内的工业标准,并在若干领域跃过DVI和高清晰多媒体接口HDMI这两种接口技术。DP利用目前交流耦合电压差分的PCI Express电气层,有1~戽个工作速率为217 Gb/s的数据对(Lanes),可获得4通道多达10.8 Gb/s的带宽。时钟不是分离的,而是内置于Lanes。传输命令和控制的辅助数据通道是双向的,传输比特率可达1 Mb/s。DP支持的传输距离为15 m,而其工作电平比DV
暂无评论