基于FPGA的发电机组频率测量计的实现

摘 要:利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusII 软件,在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设计。该设计采用了光电隔离技术,提高了系统可靠性和稳定性。通过仿真,表明这种方法与传统方法设计的数字电子系统相比,便于频率测量范围的扩展,同时其可移植性强、可更改性好。 关键词: FPGA; 发电机组; 频率测量计; Verilog HDL 1 引言 在现代社会中,电资源成为人们生活当中不可缺少的一部分,而发电机和电动机在电力系统中扮演着非常重要的角色。在