选择串行LVDS还是选择JESD204接口标准，将取决于FPGA上SerDes端口的功耗要求和可用性。如果考虑到便携性，那么串行LVDS最适合采样率高达125Msps、分辨率高达16位的多通道ADC。
暂无评论
从ADC的输入信号及时钟源的自身参数着手,主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响,根据ADC手册数据提供的信息给出了时钟抖动的计算方法,并对计算结果和实际测量结果进行分析
抖动对ADC性能产生的影响是由输入频率而不是采样率产生。时钟源的选择由应用需求决定。尽量用ADC评估板对时钟源进行测试，而不是相信时钟厂商的说法。advertisementUnderstandingt
文章首先介绍Σ-ΔA/D调制器的基本原理,包括过采样(Oversampling),噪声成形(Noise Shaping)等技术,并针对多位量化MASH Σ-ΔADC中的DAC误差,设计并仿真了一种数字
本文介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度,以及确定供电轨必须处于何种噪声水平才能使ADC实现预期性能,有两种测试十分有用:一般称为电源抑制比
简介 为使高速模数转换器发挥最高性能,必须为其提供干净的直流电源。高噪声电源会导致信噪比(SNR)下降和/或ADC输出中出现不良的杂散成分。本文将介绍有关ADC电源域和灵敏度的背景知识,并讨论为高
本文解释了数字反馈,并讨论了一种新的创新性 ADC,这种 ADC 内置了一些功能,在良好设计的布局也许不足以解决问题的情况下,这些功能可用来克服数字反馈。
本文将介绍高速ADC设置共模输入范围
High Speed ADC PCB Layout Tips
详细描述高速ADC各种参数的定义、测试、理论计算实现
当今许多应用要求高速采样模数转换器(ADC)具有12位或以上的分辨率,以便用户能够进行更精确的系统测量。遗憾的是,更高的分辨率也意味着系统对噪声更加敏感。
暂无评论