高速PCB设计指南5.doc高速PCB设计指南之五第一篇DSP系统的降噪技术随着高速DSP(数字信号处理器)和外设的出现,新产品设计人员面临着电磁干扰(EMI)日益严重的威胁。早期,把发射和干扰问题称之为EMI或RFI(射频干扰)。现在用更确定的词“干扰兼容性”替代。电磁兼容性(EMC)包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除,但也要使干扰减少到最小。如果一个DSP系统符合下面三个条件,则该系统是电磁兼容的。1.对其它系统不产生干扰。2.对其它系统的发射不敏感。3.对系统本身不产生干扰。干扰定义当干扰的能量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的(通过导体、公共阻抗耦合等)就是间接的(通过串扰或辐射耦合)。电磁干扰的产生是通过导体和通过辐射。很多电磁发射源,如光照、继电器、DC电机和日光灯都可引起干扰。AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速数字电路中,时钟电路通常是宽带噪声的最大产生源。在快速DSP中,这些电路可产生高达300MHz的谐波失真,在系统中应该把它们去掉。在数字电路中,最容易受影响的是复位线、中断线和控制线。传导性EMI一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的导线可检拾噪声并把噪声送到另外电路引起干扰。设计人员必须避免导线捡拾噪声和在噪声产生引起干扰前,用去耦办法除去噪声。最普通的例子是噪声通过电源线进入电路。若电源本身或连接到电源的其它电路是干扰源,则在电源线进入电路之前必须对其去耦。共阻抗耦合当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定。来自两个电路的地电流流经共地阻抗。电路1的地电位被地电流2调制。噪声信号或DC补偿经共地阻抗从电路2耦合
推荐下载
-
高速PCB设计指南第一篇PCB布线.pdf
高速PCB设计指南第一篇PCB布线.pdf
23 2019-06-04 -
高速电路PCB布线实践指南
本文主要从实践的角度来探讨高速电路PCB布线问题,涉及到提高电路性能、缩短设计时间以及节省修改时间等关键部分。注意到这些问题是电路用户设计高速电路PCB布线时需要考虑的多种不同问题。同时,本文也提供给
8 2023-06-12 -
数据结构与算法5.doc
7.2.2递归式为时间复杂度为 7.2.3 方法同上 7.4.2 最优情况时递归式为求得时间复杂度为 7.4.3 略 8.2.1 略 8.2.3 算法仍然正确只是变成不稳定的了 8.2.4 按照题目的
10 2020-12-12 -
数据结构总结试题5.doc
XX职业学院 20162017学年第二学期期末考试 数据结构试卷闭卷 一单项选择题每小题2分共 20分 1静态查找表可以做以下哪组操作? ?低 A插入删除? B删除查询? C查询检索? D查询插入 对
7 2020-12-12 -
大学物理下试卷5.doc
University physics under the test paper 5.doc
12 2019-06-27 -
高速PCB设计指南避免混合讯号系统的设计陷阱
要想成功的运用现在的SOC,板级和系统级设计师必须了解如何最好地放置元件,布置走线,以及利用保护元件。
14 2020-07-22 -
高速PCB设计指南全集电子工程师必看
电子工程师必看的关于高速PCB设计相关知识,设计指南
14 2020-09-19 -
高速PCB设计指南81页1.3M.pdf
在 PCB 设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而 做的, 在整个 PCB 中,以布线的设计过程限定最高,技巧最细、工作量最大。 PCB 布线有 单面布线、 双面布线及多
5 2021-04-27 -
高速PCB设计指南如何掌握IC封装的特性
将去耦电容直接放在IC封装内可以有效控制EMI并提高信号的完整性,本文从IC内部封装入手,分析EMI的来源、IC封装在EMI控制中的作用,进而提出11个有效控制EMI的设计规则,
12 2020-07-22 -
高速PCB设计指南一到八章
一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性
10 2021-04-17
暂无评论