The SN74LS74A dual edge-triggered flip-flop uTIlizes Schottky .TTL circuitry to produce high speed D-type flip-flops. Each flip-flop has individual clear and set inputs, and also complementary Q and Q outputs.InformaTIon at input D is transferred to the Q output on the posiTIve-going edge of the clock pulse. Clock triggering occurs at a voltage level of the clock pulse and is not directly related to the transiTIon time of the positive-going pulse. When the clock input is at either the HIGH or the LOW level, the D input signal has no effect.
用户评论
推荐下载
-
EDA VHDL D触发器
EDA用vhdl语言编写d触发器,供大家学习参考。
54 2019-12-27 -
CMOS D触发器原理
cmos_d触发器原理
40 2019-05-02 -
Verilog实现D触发器
Verilog代码实现D触发器,采用时序逻辑设计方法,外接时钟信号,实现输入信号在上升沿或下降沿触发,将D触发器实现可编程性和可控性。代码已经过仿真验证和实际测试,具有良好的稳定性和可靠性。
26 2023-04-27 -
D触发器工作原理
D触发器工作原理
15 2020-08-14 -
维持阻塞D触发器
(1) 电路组成 维持阻塞D触发器由钟控RS触发器和维持、阻塞电路组成。(1)称置0阻塞线;(2)称置1维持线;(3)称置1阻塞线;(4)称置0维持线。 (2) 工作原理 是直接置“1”端和直接
14 2021-02-07 -
74Ls138译码器原理
74Ls138译码器原理
11 2021-01-15 -
三八译码器74LS138
三八译码器74LS1381112
38 2019-07-05 -
74LS244并口编程器
74LS24425T80并口编程器
46 2019-05-05 -
74ls181运算器原理
74LS181运算器属于计算机组成原理的一部分
18 2019-05-05 -
74ls138编码译码器
74ls138和74ls148构成的编码译码电路
40 2018-12-26
暂无评论