基于VHDL的循环缓冲器设计

基于VHDL的秒表课程设计EDA课程设计

使用AD9850设计DDS信号发生器,输出正弦波频率1-30Mhz

分模块设计，基于vhdl的秒表设计，，基于quartus9.0版本设计的秒表，可启动暂停，适合于初学者，

基于vhdl的cpu设计,使用quartus2编写的，有详细的设计代码和说明文档，以及使用的说明实例

FPGA实现对SDRAM的读写控制。采用VHDL编程，已通过调试。编写易重用，可以更改地址长度，适合任意大小的SDRAM

在许多控制系统的核心部分，数模转换器(DAC)在系统的性能和精度方面起着关键作用。本文将考察一款新型精密16位DAC，同时针对性能可与变压器媲美的高速互补电流输出DAC的输出缓冲谈一些想法。现代DAC

二.输入缓冲器与输出锁存器t输入缓冲器74LS244用三态门缓冲器74LS244取得状态信息，经过端口地址译码，得到片选信号，当在进行IN指令周期时，产生I/O读信号，则被测的状态信息通过三态门送到

四.总线缓冲器和收发器74HCT245t74HCT245是一种双向总线驱动器，可根据方向控制位控制数据流向。tEtDIRt数据流向tLtLtB→AtLtHtA→B

每当我检查年轻工程师的原理图或 PCB 布局时,我都要挑选几个部位问他们“为什么?”为什么你选择这个组件?为什么把它布置在 PCB 的这个位置?之所以问这些问题是因为工程师在做出每个设计决策时都应该有

随着《电梯监督检验规程》的发布,对检验机构的电梯检验质量提出了新的要求。但在《检规》的实施过程中,不断发现现有的检验项目缺乏必要的、科学的检测手段。为此,探索研制一些检测仪器,检测仪器应用十分广泛,主