基于FPGA 的单精度浮点数乘法器设计

MUL的verilog设计，比较简化，使用资源较少；无testbench验证。

乘法器的veriloghdl描述

在Quartus2上运行过 没错误 不过有个警告 在EDA设计上可能用的到 这是乘法器设计

用verilog 还是VHDL我也忘了 ，已经调试。好用！！高手不必在乎谁什么语言写的吧。

模拟乘法器mc1496的应用于分析，详细介绍其应用的领域和计算公式。

硬件乘法器发展史高速乘法器DSP芯片国外乘法器

Fixed point multiplier

Booth multiplier

xilinx编写的VHDL乘法器 含有有符号数和无符号数的运算，已经做好各种模拟

Quartus软件，高级数字系统的乘法器实验。