本文提出一种MPEG-2视频解码的硬件结构,并采用VHDL进行了描述。