暂无评论
【FPGA】DDS信号发生器，频率可调（通过clk分频来调节），相位可调(通过更改mif文件或者改变寻址起始位置)
基于FPGA的乐曲发生器设计，随着EDA技术的进展，基于可编程ASIC的数字电子系统设计的完整方案越来越受到人们的重视，并且以EDA技术为核心的能在可编程ASIC上进行系统芯片集成的新设计方法，也正在
系统基于DDS(直接数字频率合成技术),以FPGA和单片机为控制核心,与外围电路连接,构成了一个多功能信号发生器。其中包括正弦波、三角波、锯齿波、方波,乃至任意波形的产生
引言 DP(DisplayPort)接口标准旨在寻求代替计算机的数字视频接口DVI、LCD显示器的低压差分信号LVDS(Low Voltage Differential Signal),作为设备间
赛普拉斯半导体公司宣布富士施乐株式会社 (Fuji Xerox Co. Ltd.) 已选择赛普拉斯的扩频时钟发生器 4-PLL CY2545用于其具备打印、复印、扫描以及传真等多功能的设备。该 4-P
近日,Pletronics公司推出FD7系列多频时钟发生器,可提供7个独立的CMOS输出,采用5 × 7毫米LCC陶瓷封装。FD7可在10kHz至230MHz范围内产生精确的时钟频率,可提供1.8V、
为了解决CCD相机与电脑之间的数据传输问题,设计了一种基于CY7C64613的CCD相机的高速数据采集系统,包括信号调理电路、A/D转换电路和USB数据传输模块等的设计。利用Cypress公司提供的开
1 引 言 要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。采用数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。为了使之具有高速、灵活的优点,本文采用Atelr
【摘要】在深入研究能量回收和门控时钟技术的基础上,提出了能量回收时钟发生器和触发器的新型设计方案。该方案在SMIC0.35 μm CMOS 标准工艺下,利用Spectre 软件进行仿真。仿真结果表明,
随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声（抖动）是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设
暂无评论