基于可编程逻辑器件的秒表设计

　　1/100S计时器常用于比赛中及各种要求较精确的各领域，如果是中小规模集成电路也可以实现这个功能的，但是这个系统的体积较大可操作性差，所以这次使用VHDL语言和硬件相结合制作一个计时器。这样的体积的可以大大缩小的，并且也是可以保证基本功能的前提下可以附加一些额外的功能的，比如系统的复位和指示。