时序分析之Timequest教程

在FPGA设计时时序是比较重要的，要理解时序就从最基础的学习吧！

1、时序分析涉及到的几个基本因素为: 时钟周期Tclk 数据的有效时间Taccess 传输线延时Tflight 数据的建立时间Tsetup 数据的保持时间Thold 时钟偏差Tskew 时钟抖动Tji

最适合入门的 SDRAM资料，由浅入深。

华为——静态时序分析与逻辑分析，可以参考看一下，作为平常的设计判断，是pdf文档

很详细而且全面的时序约束资料,从原理到例子一一俱全,有实际指导意义

这里面是StartUML时序图画法教程，内容靠谱，请放心下载。

FPGA高级时序综合教程，教你如何更好地设置FPGA综合约束

XILINXFPGA时序约束教程。时序约束一共包含以下几个步骤：时钟约束、IO约束以及时序例外。

SPI Getting Started Tutorial

内含XILINX关于时序约束的官网文档（英文），以及两份时序约束经典透彻中文教程。