05 FPGA视频教程_明德扬至简设计法__FPGA资料_时序例外约束
本节视频讲述多周期路径、异步时钟以及组合逻辑的约束,这些都是时序例外的情况。对于这些情况,处理时要特别小心,否则有可能导致遗漏错误信息的后果。如果您想了解至简设计法更多视频,请关注明德扬官网(www.mdy-edu.com)或加群【544453837】和【529106584】
用户评论