模拟电路模拟乘法器8.4模拟乘法器一、变跨导二象限乘法器[pic]变跨导式模拟乘法器是在带恒流源的差分式放大电路的基础上发展起来的,如图1所示。由差分放大电路的输出与输入关系式得[pic]式中[pic]。当IE1很小时,则有[pic],因而[pic],由此可得[pic] 图中T3、T4是压控镜像电流源,当[pic] 时,有[pic] 所以求得[pic] [pic]。上式表明,vo与vx、vy的乘积成正比。由于[pic],而I随vy变化而改变,即gm和vo随vy大小改变,因此该电路称为变跨导式模拟乘法器。图1所示的乘法电路的缺点是精度差(vy幅值小时误差大),而且vy必须为正才能工作,这样虽然vx可正可负,但只能构成二象限乘法器。为了使两输入电压vx、vy均能在任意极性下正常工作,可用后面介绍的双平衡式四象限乘法器。二、双平衡式四象限乘
推荐下载
-
乘法器的Verilog实现
包含有符号乘法器以及无符号乘法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
32 2019-07-11 -
乘法器带符号的
带符号的乘法器报告希望对大家有用,谢谢
39 2019-04-27 -
FPGA浮点乘法器源码
verilog语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算,里面调用了一个xilinx的定点乘法器IP核,因不同的FPGA芯片其定点乘法器IP核可能不同,所以本例子不
42 2019-05-07 -
64bit乘法器
64位booth整数乘法器,在.13工艺库下综合能达到500MHz,采用了流水线技术
29 2019-06-05 -
64位booth乘法器
64-bit booth multiplier
39 2019-06-22 -
8位verilog乘法器
8位verilog乘法器,简单易懂,采用移位相加的方法写成!
55 2019-04-28 -
乘法器+微操作.zip
该压缩包包含原码一位乘、Booth比较法的补码一位乘和8条指令的微程序模型机的logisim仿真实现程序。8条指令是:取数、存数、加减法、跳转指令、停止指令、减一跳转、右移。包含一份部件说明书和一份操
0 2024-09-05 -
ASIC乘法器设计资料
多年收集的FPGA/CPLD设计乘法器的资料,包括诸多论文和设计文档
8 2021-05-22 -
四象乘法器
四象乘法器,模拟电路中的使用,课就切RMS电压有效值
3 2021-04-20 -
8位并行乘法器
8位并行乘法器
72 2018-12-31
暂无评论