VHDL设计中电路简化问题的探讨