用AT89C51制作八位数字频率计源程序

设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示

自适应数字频率计 pcb 很详细的pcb 是做比赛时做的 希望对大家有帮助

能够实现，管教配置另外上传。

基于CPLD，通过编写VHDL语言采用自顶向下设计来实现对频率的测量，其中门闸时间1s。

测量范围1HZ~3MHZ，精度0.1%。能测量占空比。四位有效数字显示，科学计数法显示频率。

数字频率计设计 有c程序和电路图 是一个比较好的资源 希望大家好好珍惜

数字频率计原理图以及详细的描述,还有很多原理的解释

本资源为2015年全国大学生电子设计竞赛F题(数字频率计)的软件部分程序,能实现题目要求的各项功能。 文件夹包含两个程序,一个stm32程序,一个zynq程序: 2015_数字频率计单片机程序: 硬件

数字频率计1~1MHz,,已经成功，proteus8.0运行，keil4.0版本。希望对你有用哟·

数字频率计原理图